

Zynq AXI 7Segment 설계

Lab 요약


이 실습에서 Zynq PS에 PL 의 SW 값을 읽어 7-Segment에 출력하는 system 을 설계한다.

실습목적


- IP integrator 사용방법
- Zynq PS 설정방법 이해
- AXI interface 설계
-
- Vitis를 이용한 PS Application 개발방법
- Zynq system 검증방법

개요

이 실습에에서는 Zynq system 을 구성하고 SW 값을 읽어 7-Segment 출력하는 system을 PL에 설계하고Vitis에서 동작을 확인한다.



Zynq AXI 7Segment 시스템



Step 6:
Open
hardware
manager

1.1 Zynq_axi_7seg 프로젝트 생성

1.1.1 Source 코드 작성 및 추가

- 7segment 출력 코드
- 100ms tick 신호 출력 코드
- axi slave interface 코드

1.1.2 Create block design

1.1.2.1 PS IP 추가

- Block automation
- mio에서 usb disable
- PL clock을 100Mhz 로 변경

1.1.2.2 axi slave interface 코드 추가

- connect automation

1.1.2.3 7-segment 출력 코드 추가

1.1.2.4 100ms tick 코드 추가

1.1.2.5 Block design 완성

1.1.2.6 Address map 확인

1.1.2.7 Validata design

1.1.2.8 Block design 종료 및 저장

1.1.3 Create HDL wrapper

1.1.4 Run synthesis

- Open synthesized design
SW[3:0], AN[6:0], CA i/o planning

1.1.5 Run implementation

1.1.6 Generate bitstream

- Export h/w

1.1.7 Vivado 종료

1.2 Vitis 실행

1.2.1 Open workspace

1.2.2 Create platform

1.2.3 Application platform

- Zynq_axi_7seg_test.c 코드 작성

1.2.4 Board 동작 확인